

Relatório 7 – Organização de Computadores I – INE5411

Alunas: Ana Luiza Sales Gobbi (24105453), Fernanda Bertotti Guedes (24100601) e Laísa Ágathe Bridi Dacroce (24100598)

Data: 04/06/25

1 INTRODUÇÃO

Este relatório visa apresentar os resultados do exercício proposto no Laboratório 7 da disciplina de Organização de Computadores I. Com a utilização da ferramenta Data Cache Simulator do MARS, foi possível avaliar as influências de políticas de mapeamento no desempenho da memória cache, para os códigos desenvolvidos no Laboratório 5, os quais propõem diferentes padrões para o acesso aos dados.

2 RESULTADOS

Os resultados das simulações para o código do exercício 1 do Laboratório 5 são apresentados na tabela abaixo:

Configuração da Cache	Mapeamento direto	Mapeamento associativo	Mapeamento associativo por conjunto
8 blocos, 4 words	25%	25%	25%
8 blocos, 8 words	13%	13%	13%
16 blocos, 8 words	13%	13%	13%
16 blocos, 16 words	7%	7%	7%
16 blocos, 32 words	4%	4%	4%

Tabela 1 – Resultados de Cache Miss Rate para o acesso row-major

É possível verificar que não há alterações no desempenho da cache resultantes apenas da alteração das políticas de mapeamento, pois todos os experimentos resultaram na mesma taxa de miss para a mesma configuração da cache (número de blocos e words). No acesso row-major, os elementos da matriz são percorridos sequencialmente na memória, o que favorece a localidade espacial e resulta em baixas taxas de erro mesmo com blocos pequenos, se comparada à configuração column-major. A partir disso, o aumento de tamanho dos blocos

se mostra suficiente para ocasionar melhorias no desempenho da cache. Nesse caso, o mapeamento direto, por ser de mais fácil implementação e menor custo, mostra-se mais proveitoso para esse padrão de acesso aos dados na memória. Embora a bibliografia da disciplina demonstre que o aumento do tamanho dos blocos para favorecer a localidade espacial possa prejudicar o desempenho ao aumentar o custo de um miss, a ferramenta Data Cache Simulator não permite avaliar esse parâmetro de desempenho. Então, no contexto dessas simulações, o experimento de 16 blocos com 32 words, e mapeamento direto, é a melhor opção para o desempenho da cache.




Figura 1 – Data Cache Simulator com a configuração de melhor desempenho para o exercício 1.

No que se refere ao exercício 2 do Laboratório 5, os resultados de desempenho da cache são apresentados na tabela abaixo:

Configuração da Cache	Mapeamento direto	Mapeamento associativo	Mapeamento associativo por conjunto
8 blocos, 4 words	100%	100%	100%
8 blocos, 8 words	100%	100%	100%
16 blocos, 8 words	100%	13%	100%
16 blocos, 16 words	7%	7%	7%
16 blocos, 32 words	4%	4%	4%

Tabela 2 – Resultados de Cache Miss Rate para o acesso column-major

O acesso column-major, por percorrer a matriz em saltos de 64 bytes (16 words), apresenta desempenho muito inferior se comparado ao acesso row-major, com taxa de erro de 100% em todas as configurações que possuem blocos menores que o salto. Somente quando o tamanho do bloco é igual ou superior a 16 words, ou quando a associatividade é total, é possível observar uma diminuição significativa na taxa de erro para o padrão column-major.

As diferenças de desempenho entre os tipos de mapeamento estão relacionadas principalmente à flexibilidade na alocação de blocos na cache. O mapeamento direto, por permitir que cada endereço da memória principal ocupe apenas uma linha específica da cache, tende a gerar mais conflitos, especialmente quando acessos distintos são mapeados para o mesmo índice.

O mapeamento totalmente associativo não resolve o problema de reutilização de um mesmo bloco, mas é uma solução da falha por conflito e substituição prematura de um bloco, já que, nesse caso, um endereço de memória pode ser mapeado para qualquer uma das linhas da cache. Isso favorece o padrão column-major, uma vez que mais blocos úteis podem ser armazenados na cache simultaneamente, ou seja, permite que blocos com endereços distantes coexistam na cache. Entretanto, esse mapeamento só melhora a taxa de acertos do padrão column-major se combinado a um número suficiente de blocos e tamanho de bloco adequado ao padrão de acesso.

O mapeamento associativo por conjunto, por sua vez, não apresentou melhorias em relação ao mapeamento direto para as mesmas configurações de cache. Para as simulações, utilizamos conjuntos de 2, 4 e 8 blocos com menos de 16 words cada, o que não se mostrou suficiente para promover a reutilização dos blocos de um mesmo conjunto, prejudicando o desempenho.

Portanto, para o acesso column-major, a melhor opção de desempenho da cache foi com 16 blocos de 32 words cada, e o mapeamento associativo trouxe mais vantagem no caso de 16 blocos de 8 words cada. Se fosse possível desconsiderar o custo de implementação do mapeamento associativo, ele seria o mais adequado para o exercício 2, por obter melhor resultado em uma das configurações de cache. A imagem abaixo mostra o resultado da simulação com o melhor desempenho, idealmente, ao exercício de matriz column-major.




Figura 2 – Data Cache Simulator com a configuração de melhor desempenho para o exercício 2.

Os experimentos com diferentes configurações de cache revelam como o padrão de acesso à memória – matriz row-major ou column-major – influencia diretamente o desempenho da cache. Essas simulações serviram para confirmar a superioridade do desempenho do código 1 em relação ao 2 evidenciando como a localidade espacial favorecida pelo acesso row-major resulta em menores taxas de miss. Esses resultados reforçam a importância de considerar o padrão de acesso à memória na otimização de desempenho em sistemas com cache.